“sigec”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及制作方法-CN200810144883.8有效
发明人：奥利格·格卢申科夫;萨梅尔·简;刘孝诚 -专利权人：国际商业机器公司
申请日： 2008-07-31 - 公布日： 2009-02-04 - 主分类号： H01L29/772 文献下载
摘要：该器件包括NFET器件源极和漏极区中嵌入的SiGeC层及PFET器件源极和漏极区中嵌入的SiGe层。PFET器件受到压应变。该方法包括在NFET器件的源极和漏极区中嵌入SiGe并在NFET器件的源极和漏极区中嵌入的SiGe中注入碳以形成SiGeC层。该SiGeC层经熔融激光退火以使碳均匀分布于SiGeC层中，从而抵消由嵌入的SiGe引起的应变。
半导体器件制作方法

[发明专利]半导体晶片及其制造方法-CN01800521.7无效
发明人：神泽好彦;能泽克弥;斋藤彻;久保实 -专利权人：松下电器产业株式会社
申请日： 2001-03-27 - 公布日： 2002-08-14 - 主分类号： H01L21/20 文献下载
摘要：对沉积了SeGeC晶体层8的Si衬底1进行热退火处理,从而在硅衬底1上形成退火SiGeC晶体层10,该退火SiGeC晶体层10由被晶格驰豫、且几乎没有位错的矩阵SiGeC晶体层7和分散在矩阵SeGeC晶体层
半导体晶片及其制造方法

[发明专利]采用SiGeC缓冲层在Si衬底上生长GaN的方法-CN201310635523.9无效
发明人：刘波;冯志红;蔡树军 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2013-12-03 - 公布日： 2014-03-19 - 主分类号： H01L21/205 文献下载
摘要：本发明公开了一种采用SiGeC缓冲层在Si衬底上生长GaN的方法，涉及以衬底为特征的外延层生长方法技术领域。包括以下步骤：1）在Si衬底上生长SiGeC缓冲层；2）在SiGeC缓冲层上生长GaN层。
采用 sigec 缓冲 si 衬底生长 gan 方法

[发明专利]半导体晶体的制造方法-CN01800613.2无效
发明人：神泽好彦;能泽克弥;斋藤彻;久保实 -专利权人：松下电器产业株式会社
申请日： 2001-03-23 - 公布日： 2002-08-21 - 主分类号： H01L21/205 文献下载
摘要：一种半导体晶体的制造方法,它以Si作衬底、在将Si衬底1的表面进行前处理后,用超高真空化学气相生长装置(UHV－CVD装置)在Si衬底1上形成SiGeC层2。这时SiGeC层2的生长温度低于490℃,Si原料用的是Si2H6、Ge原料用的是GeH4、C原料用的是SiH3CH3,用这种方法能够形成具有良好结晶性的SiGeC层2。
半导体晶体制造方法

[发明专利]与作为蚀刻停止的SiGeC层接合的半导体结构-CN201580015187.5在审
发明人： S·A·法内利 -专利权人：高通股份有限公司
申请日： 2015-03-18 - 公布日： 2016-11-09 - 主分类号： H01L21/00 文献下载
摘要：通过将SiGeC层用作蚀刻停止，在有源层的与第一晶片相对的一侧上将基板从第二晶片移除。在一些实施例中，SiGeC层随后被移除，但是在其他某些实施例中，SiGeC层保留作为应变引发层。
作为蚀刻停止 sigec 接合半导体结构

[发明专利]集成半导体器件及其形成方法-CN200710169218.X有效
发明人：史蒂文·H.·沃尔德曼 -专利权人：国际商业机器公司
申请日： 2007-11-02 - 公布日： 2008-05-14 - 主分类号： H01L27/04 文献下载
摘要：本发明提供了一种集成半导体器件，包括：半导体衬底；第一器件，该第一器件包含位于半导体衬底的第一区中的异质结双极晶体管(HBT)，其中该HBT包括基极区，该基极区包含SiGe或SiGeC层的第一部分；以及第二器件，该第二器件位于该半导体衬底的第二区中，其中该第二器件包括互连，该互连包含SiGe或SiGeC层的第二部分。在本发明的具体实施例中，该第二器件是包括通过SiGe或SiGeC层的第二部分而电连接在一起的沟槽电容器和场效应晶体管(FET)的存储器件。可替换地，该第二器件是沟槽偏置PNPN可控硅整流器(SCR)。
集成半导体器件及其形成方法

[发明专利]新型环栅垂直SiGeC MOS器件-CN03135326.6无效
发明人：李竞春;于奇;杨谟华 -专利权人：电子科技大学
申请日： 2003-07-02 - 公布日： 2005-01-19 - 主分类号： H01L29/78 文献下载
摘要：SUB>β层16(与13一起作源区)、p⁺－Si_1－α－βGe_αC_β层13(与16一起作源区)、本征SiGeC隔离层11、n－Si_1－x－yGe_xC_y沟道层12、本征SiGeC隔离层11、p⁺－Si_l－α－βGe_αC_β层10(作漏区)，以及在以上SiGeC多层结构和栅氧化层3之间的Si盖帽层2。
新型垂直 sigec mos 器件

[发明专利]半导体结晶、其制造方法及半导体装置-CN00100243.0无效
发明人：斋藤彻;神泽好彦;片山幸治;能泽克弥;菅原岳;久保实 -专利权人：松下电器产业株式会社
申请日： 2000-01-11 - 公布日： 2000-07-19 - 主分类号： H01L29/02 文献下载
摘要：交替地将不产生离散的量化能级的厚度薄的Si1-xGex层(0SiGeC层的作用的Si1-xGex/Si1-yCy短周期超晶格体。这样,可获得排除Ge-C键的SiGeC三元混晶体。
半导体结晶制造方法装置

[发明专利]一种垂直交叉堆叠栅应变SiGeC量子阱沟道CMOS器件结构-CN201110126735.5无效
发明人：宋建军;王冠宇;张鹤鸣;胡辉勇;宣荣喜 -专利权人：西安电子科技大学
申请日： 2011-05-17 - 公布日： 2011-10-05 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种新型垂直交叉堆叠栅应变SiGeC量子阱沟道CMOS器件结构，其技术方案在于该器件自上而下的结构为：四周具有环绕SiO2侧墙的栅氧化层/高k介质/多晶Si1-XGeX栅极的堆叠栅结构1；Si该器件结构简单，除了层7为N型掺杂之外，其余各层均为本征或非故意掺杂；采用新型垂直交叉堆叠栅结构提高了小尺寸器件的集成度和可靠性；不需要生长较厚的虚拟SiGe衬底；应变SiGeC量子阱沟道在一定程度上突破了临界厚度的限制
一种垂直交叉堆叠应变 sigec 量子沟道 cmos 器件结构

[发明专利]基于LRC工艺SiGeC选择外延致直接带隙Ge材料及其制备方法-CN201610727420.9在审
发明人：杨旻昱;宋建军;蔡丽莹;宣荣喜;胡辉勇;舒斌;张鹤鸣 -专利权人：西安电子科技大学
申请日： 2016-08-25 - 公布日： 2018-03-09 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及一种基于LRC工艺SiGeC选择外延致直接带隙Ge材料及其制备方法，该方法包括选取Si衬底；生长Ge籽晶层；生长Ge主体层；整个衬底材料加热至700℃，连续采用激光工艺晶化整个衬底材料，激光波长为808nm，光斑尺寸10mm×1mm，功率为1.5kW/cm2，移动速度为25mm/s，形成晶化Ge层；刻蚀形成Ge台阶；在Ge台阶周围生长SiGeC层形成直接带隙Ge材料。
基于 lrc 工艺 sigec 选择外延直接 ge 材料及其制备方法

[发明专利]SiGeC半导体结晶及其制造方法-CN01800687.6有效
发明人：斋藤彻;神泽好彦;能泽克弥;久保实 -专利权人：松下电器产业株式会社
申请日： 2001-03-27 - 公布日： 2002-08-21 - 主分类号： H01L29/161 文献下载
摘要：在Si衬底101上,利用UHV－CVD法,使B掺杂Si1－x－yGexCy层102(0
sigec 半导体结晶及其制造方法

[发明专利]SiGeC应力引入的直接带隙Ge沟道PMOS器件及其制备方法-CN201610486998.X有效
发明人：魏青;宋建军;刘伟峰;胡辉勇;宣荣喜;张鹤鸣 -专利权人：西安电子科技大学
申请日： 2016-06-28 - 公布日： 2019-12-31 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种SiGeC应力引入的直接带隙Ge沟道PMOS器件及其制备方法。
sigec 应力引入直接 ge 沟道 pmos 器件及其制备方法

[发明专利]SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法-CN201610486996.0有效
发明人：吴翼飞;宋建军;宣荣喜;蒋道福;胡辉勇;张鹤鸣 -专利权人：西安电子科技大学
申请日： 2016-06-28 - 公布日： 2020-02-07 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法。
sigec 应力引入直接 ge 沟道 nmos 器件及其制备方法

[发明专利]SiGeC应力引入的直接带隙Ge沟道CMOS集成器件及其制备方法-CN201610487256.9有效
发明人：蔡丽莹;宋建军;黄云霞;胡辉勇;宣荣喜;张鹤鸣 -专利权人：西安电子科技大学
申请日： 2016-06-28 - 公布日： 2019-12-31 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及一种SiGeC应力引入的直接带隙Ge沟道CMOS集成器件及其制备方法。
sigec 应力引入直接 ge 沟道 cmos 集成器件及其制备方法

[发明专利]互补型绝缘体上硅（SOI）结式场效应晶体管及其制造方法-CN200780031328.8无效
发明人：阿首克·K·卡泊尔 -专利权人：帝斯曼方案公司
申请日： 2007-08-15 - 公布日： 2009-08-12 - 主分类号： H01L27/098 文献下载
摘要：另外，互补型JFET可以在形成于硅锗(SiGe)层或硅锗碳(SiGeC)层等上面的应变硅上形成。
互补绝缘体 soi 结式场效应晶体管及其制造方法

1
2
下一页»
尾页
共 19 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top